Кантролер SSD Samsung прымае архітэктуру RISC-V, каб паменшыць залежнасць ад Arm

Згодна са справаздачай Wccftech, лінейка SSD наступнага пакалення Samsung, «BM9K1», будзе выкарыстоўваць уласную мікрасхему кантролера і, упершыню, уключыць ядро працэсара на аснове архітэктуры RISC-V, тым самым памяншаючы сваю залежнасць ад Arm.

BM9K1 - гэта цвёрдацельны назапашвальнік наступнага пакалення QLC ад Samsung з аднабаковай канструкцыяй з адным чыпам.Дзякуючы падтрымцы PCIe 5.0, BM9K1 дасягае хуткасці паслядоўнага чытання да 11,4 ГБ/с, што ў 1,6 разы хутчэй, чым яго папярэднік, BM9C1.Кампанія Samsung абсталявала гэты назапашвальнік уласным кантролерам на базе RISC-V, які забяспечвае выключную гібкасць для лепшай падтрымкі індывідуальных вылічальных задач, адначасова паляпшаючы энергаэфектыўнасць на 23% у параўнанні з BM9C1.Згодна з дарожнымі картамі прадукту, BM9K1, як чакаецца, будзе запушчаны ў 2027 годзе, першапачаткова даступны ў ёмістасцях 512 ГБ, 1 ТБ і 2 ТБ.

У цяперашні час асноўныя мабільныя працэсары такіх вытворцаў смартфонаў, як Samsung, па-ранейшаму ў асноўным абапіраюцца на архітэктуру Arm.Напрыклад, апошняя версія Exynos 2600 выкарыстоўвае IP-ядры CPU на аснове набору інструкцый Armv9.3, у асноўным дзякуючы моцным перавагам экасістэмы прыкладанняў Arm на рынку мабільнай сувязі, уключаючы смартфоны.Аднак у такіх галінах, як убудаваныя сістэмы і Інтэрнэт рэчаў (IoT), дзе залежнасць ад экасістэмы Arm меншая, адкрытая і маштабаваная архітэктура RISC-V з адкрытым зыходным кодам, якая набыла папулярнасць у апошнія гады, стала больш выгадным выбарам для многіх вытворцаў.

Прадукт, для якога Samsung прымае архітэктуру RISC-V, - гэта кантролер SSD, які па сутнасці з'яўляецца ўбудаваным працэсарам, адказным за пераўтварэнне пратаколаў і перадачу даных паміж хост-прыладай і флэш-памяццю NAND.Яго асноўныя функцыі ўключаюць у сябе: адлюстраванне лагічных і фізічных адрасоў (FTL), выпраўленне памылак (ECC), збор смецця (GC), выраўноўванне зносу, кіраванне няспраўнымі блокамі, энергаспажыванне і кіраванне тэмпературай.

У параўнанні з наборамі інструкцый Arm або IP-ядрамі CPU Arm, якія патрабуюць платы за ліцэнзію, RISC-V выкарыстоўвае архітэктуру з адкрытым зыходным кодам, прапаноўваючы перавагі ў кошце і гібкасць дызайну.У прыватнасці, у такіх прадуктах, як цвёрдацельныя назапашвальнікі, якія адрозніваюцца вялікімі аб'ёмамі паставак і інтэнсіўнай цэнавай канкурэнцыяй, прыняцце RISC-V дапамагае знізіць доўгатэрміновыя выдаткі на IP, умацоўваючы ўласныя магчымасці распрацоўкі.

Варта адзначыць, што на кантролерах цвёрдацельных назапашвальнікаў працуе прапрыетарнае праграмнае забеспячэнне, распрацаванае вытворцам, а не аперацыйная сістэма, якая павінна быць сумяшчальная са староннімі праграмамі.Такім чынам, пераход архітэктуры не прадугледжвае праблем экасістэмы праграмнага забеспячэння;для функцыянавання патрабуецца толькі перакампіляцыя і аптымізацыя.Наадварот, сапраўдныя праблемы ляжаць у наладзе прадукцыйнасці і праверцы доўгатэрміновай стабільнасці, асабліва ў праграмах захоўвання дадзеных, якія вельмі адчувальныя да цэласнасці даных і затрымкі.

У мінулым Samsung рабіла некалькі спроб прыняць RISC-V, але гэтыя намаганні ў асноўным заставаліся на стадыі дэманстрацыі або тэставання.Па меры таго, як інструментальныя ланцужкі і экасістэма паступова старэюць, яшчэ трэба высветліць, ці будзе RISC-V пашырацца ў большай колькасці сектараў мікрасхем або нават кіне выклік архітэктурам мабільных працэсараў.